SylabUZ

Wygeneruj PDF dla tej strony

Digital system design - opis przedmiotu

Informacje ogólne
Nazwa przedmiotu Digital system design
Kod przedmiotu 06.0-WE-INFP-DSD-Er
Wydział Wydział Informatyki, Elektrotechniki i Automatyki
Kierunek WIEiA - oferta ERASMUS / Informatyka
Profil -
Rodzaj studiów Program Erasmus pierwszego stopnia
Semestr rozpoczęcia semestr zimowy 2018/2019
Informacje o przedmiocie
Semestr 2
Liczba punktów ECTS do zdobycia 4
Typ przedmiotu obowiązkowy
Język nauczania angielski
Sylabus opracował
  • dr inż. Michał Doligalski
Formy zajęć
Forma zajęć Liczba godzin w semestrze (stacjonarne) Liczba godzin w tygodniu (stacjonarne) Liczba godzin w semestrze (niestacjonarne) Liczba godzin w tygodniu (niestacjonarne) Forma zaliczenia
Wykład 30 2 - - Zaliczenie na ocenę
Laboratorium 30 2 - - Zaliczenie na ocenę

Cel przedmiotu

  • To provide basic knowledge about principles of fundamental Boolean and their application to digital design.
  • To provide basic knowledge about combinational and sequential digital/logic circuits, and modular design techniques.
  • To provide basic knowledge about data path and control unit design, and memory.
  • To give basic skills in analysis and synthesis of logic circuits.

Wymagania wstępne

Mathematical foundations of engineering, Logic for computer science, Experiment methodology I, Computer architecture I

Zakres tematyczny

Digital Computers and Information. Binary signals. Number systems, operations, and conversions: decimal, binary, octal, hex. Codes: BCD, parity, Gray. Combinational Logic. Logic gates. Logic functions. Standard forms: minterms/maxterms, SoP, PoS. Karnaugh maps. Two-level/Multilevel circuit optimization and implementations. Combinational Functions and Circuits. Decoders/Encoders. Multiplexers, implementation. Iterative Circuits. Binary Adder/Subtractors.

Sequential Circuits. Latches. Flip-flops. Finite State Machines. Mealy vs. Moore machines. Sequential Circuit Design: state assignment, designing with D and JK flip-flops. Registers. Registers with Load Enable and with Parallel Load. Register Transfers. Shift Registers, Shift Registers with Parallel Load, Bidirectional/Universal Shift Registers. Counters. Ripple Counters. Synchronous Binary Counters: design with D and JK flip-flops. Binary Up-Down Counter. Binary Counter with Parallel Load. BCD and Arbitrary Sequence Counters. Modulo N counters.

Introduction to VHDL Language.

Metody kształcenia

  • Lecture, laboratory exercises.

Efekty uczenia się i metody weryfikacji osiągania efektów uczenia się

Opis efektu Symbole efektów Metody weryfikacji Forma zajęć

Warunki zaliczenia

  • Lecture – the passing condition is to obtain a positive mark from the final test.
  • Laboratory – the passing condition is to obtain positive marks from all laboratory exercises to be planned during the semester.
  • Calculation of the final grade: lecture 50% + laboratory 50%

Literatura podstawowa

  1. R.H.Katz, G.Borriello: Contemporary Logic Design, 2nd Edition, Pearson Education, 2005
  2. K.Skahill: VHDL for Programmable Logic, Addison-Wesley Publishing, 1996
  3. J.F.Wakerly: Digital Design, Principles and Practices, 4th Edition, Prentice-Hall, 2005
  4. Μ.Μ.Mano, M.D.Ciletti: Digital Design, 4th Edition, Prentice-Hall, 2007\
  5. M.Zwolinski: Digital System Design with VHDL, 2nd Edition, Prentice-Hall, 2003

Literatura uzupełniająca

Uwagi


Zmodyfikowane przez dr inż. Michał Doligalski (ostatnia modyfikacja: 04-04-2018 00:10)