SylabUZ
Nazwa przedmiotu | Technika cyfrowa |
Kod przedmiotu | 06.5-WE-EiTP-TC |
Wydział | Wydział Informatyki, Elektrotechniki i Automatyki |
Kierunek | Elektronika i telekomunikacja |
Profil | ogólnoakademicki |
Rodzaj studiów | pierwszego stopnia z tyt. inżyniera |
Semestr rozpoczęcia | semestr zimowy 2017/2018 |
Semestr | 3 |
Liczba punktów ECTS do zdobycia | 5 |
Typ przedmiotu | obowiązkowy |
Język nauczania | polski |
Sylabus opracował |
|
Forma zajęć | Liczba godzin w semestrze (stacjonarne) | Liczba godzin w tygodniu (stacjonarne) | Liczba godzin w semestrze (niestacjonarne) | Liczba godzin w tygodniu (niestacjonarne) | Forma zaliczenia |
Laboratorium | 30 | 2 | - | - | Zaliczenie na ocenę |
Wykład | 30 | 2 | - | - | Zaliczenie na ocenę |
brak
Teoria układów logicznych kombinacyjnych. Algebra Boole’a jako narzędzie do specyfikacji i optymalizacji układów cyfrowych. Podstawowe funkcje logiczne: suma, iloczyn, negacja, suma zanegowana, iloczyn zanegowany, suma modulo 2. Naturalny kod binarny. Transformacja liczb dziesiętnych na liczby binarne i odwrotnie. Zapis ósemkowy i heksadecymalny liczb binarnych. Kod BCD. Przykłady innych kodów.
Sens minimalizacji i jej efekty praktyczne. Minimalizacja wyrażeń logicznych metodą siatek Karnaugh’a. Zarys komputerowych metod minimalizacji.
Analiza, synteza i realizacja techniczna układów kombinacyjnych. Podstawowe bramki (funktory) logiczne: OR, AND, NOT, NAND, NOR, Ex-OR i Ex-NOR. Kombinacyjne programowalne układy logiczne. Komputerowe projektowanie kombinacyjnych układów cyfrowych z zastosowaniem metod klasycznych (edytory diagramów blokowych, umożliwiających graficzną wizualizację poszczególnych elementów projektowanego systemu) oraz języków opisu sprzętu (Verilog, ew. VHDL). Implementacja układów kombinacyjnych z zastosowaniem programowalnych matryc FPGA.
Klasyczne metody analizy i syntezy układów logicznych sekwencyjnych. Pojęcie automatu skończonego. Automat Moore’a i Mealy’ego. Klasyczne formy opisu: tablice przejść i wyjść, graf przejść i wyjść (stanów). Analiza, synteza i realizacja techniczna układów sekwencyjnych. Przerzutniki jako elementy pamięci w układach sekwencyjnych. Sekwencyjne programowalne układy logiczne. Synteza układu synchronicznego na podstawie tablicy przejść i wyjść: kodowanie stanów wewnętrznych, wyznaczanie funkcji wzbudzeń i wyjść (opcjonalnie: Analiza układu sekwencyjnego, tzn. przejście od struktury do grafu lub tablicy przejść i wyjść). Realizacja techniczna układów sekwencyjnych.
Opis układów sekwencyjnych metodami grafowymi (sieciowymi). Przejście od sieci działań do grafu automatu Moore’a i Mealy’ego. Ogólne zasady rysowania schematów logicznych. Komputerowe projektowanie układów sekwencyjnych z zastosowaniem metod klasycznych (edytory diagramów blokowych) oraz języków opisu sprzętu (Verilog, ew. VHDL). Wprowadzenie do zagadnień związanych z programowalnymi układami FPGA. Modelowanie układów kombinacyjnych oraz sekwencyjnych z zastosowaniem edytorów diagramów blokowych lub języków opisu sprzętu pod kątem praktycznej implementacji systemu w programowalnych układach FPGA.
wykład: dyskusja, wykład konwencjonalny,
laboratorium: ćwiczenia laboratoryjne.
Opis efektu | Symbole efektów | Metody weryfikacji | Forma zajęć |
Wykład: warunkiem zaliczenia jest uzyskanie pozytywnych ocen z kolokwiów pisemnych lub ustnych przeprowadzonych co najmniej raz w semestrze.
Laboratorium: warunkiem zaliczenia jest uzyskanie pozytywnych ocen ze wszystkich ćwiczeń, przewidzianych do realizacji w ramach programu laboratorium (bieżąca kontrola podczas zajęć, sprawdzian lub sprawozdanie).
Składowe oceny końcowej: wykład: 40% + laboratorium: 60%
Zmodyfikowane przez dr hab. inż. Remigiusz Wiśniewski, prof. UZ (ostatnia modyfikacja: 22-04-2017 19:04)