

Technika cyfrowa - opis przedmiotu

Informacje ogólne	
Nazwa przedmiotu	Technika cyfrowa
Kod przedmiotu	06.5-WE-EITP-TC
Wydział	Wydział Informatyki, Elektrotechniki i Automatyki
Kierunek	Elektronika i telekomunikacja
Profil	ogólnoakademicki
Rodzaj studiów	pierwszego stopnia z tyt. inżyniera
Semestr rozpoczęcia	semestr zimowy 2017/2018

Informacje o przedmiocie	
Semestr	3
Liczba punktów ECTS do zdobycia	5
Typ przedmiotu	obowiązkowy
Język nauczania	polski
Sylabus opracował	dr hab. inż. Remigiusz Wiśniewski, prof. UZ

Formy zajęć					
Forma zajęć	Liczba godzin w semestrze (stacjonarne)	Liczba godzin w tygodniu (stacjonarne)	Liczba godzin w semestrze (niestacjonarne)	Liczba godzin w tygodniu (niestacjonarne)	Forma zaliczenia
Laboratorium	30	2	-	-	Zaliczenie na ocenę
Wykład	30	2	-	-	Zaliczenie na ocenę

Cel przedmiotu

- Zapoznanie studentów podstawowymi metodami projektowania, analizy oraz syntezy układów i systemów cyfrowych.
- ukształtowanie podstawowych umiejętności w zakresie projektowania, analizy oraz syntezy układów i systemów cyfrowych.

Wymagania wstępne

brak

Zakres tematyczny

Teoria układów logicznych kombinacyjnych. Algebra Boole’a jako narzędzie do specyfikacji i optymalizacji układów cyfrowych. Podstawowe funkcje logiczne: suma, iloczyn, negacja, suma zanegowana, iloczyn zanegowany, suma modulo 2. Naturalny kod binarny. Transformacja liczb dziesiętnych na liczby binarne i odwrotnie. Zapis ósemkowy i heksadecymalny liczb binarnych. Kod BCD. Przykłady innych kodów.

Sens minimalizacji i jej efekty praktyczne. Minimalizacja wyrażeń logicznych metodą siatek Karnaugh’a. Zarys komputerowych metod minimalizacji.

Analiza, synteza i realizacja techniczna układów kombinacyjnych. Podstawowe bramki (funktory) logiczne: OR, AND, NOT, NAND, NOR, Ex-OR i Ex-NOR. Kombinacyjne programowalne układy logiczne. Komputerowe projektowanie kombinacyjnych układów cyfrowych z zastosowaniem metod klasycznych (edytory diagramów blokowych, umożliwiających graficzną wizualizację poszczególnych elementów projektowanego systemu) oraz języków opisu sprzętu (Verilog, ew. VHDL). Implementacja układów kombinacyjnych z zastosowaniem programowalnych matryc FPGA.

Klasyczne metody analizy i syntezy układów logicznych sekwencyjnych. Pojęcie automatu skończonego. Automat Moore’a i Mealy’ego. Klasyczne formy opisu: tablice przejść i wyjść, graf przejść i wyjść (stanów). Analiza, synteza i realizacja techniczna układów sekwencyjnych. Przerzutniki jako elementy pamięci w układach sekwencyjnych. Sekwencyjne programowalne układy logiczne. Synteza układu synchronicznego na podstawie tablicy przejść i wyjść: kodowanie stanów wewnętrznych, wyznaczanie funkcji wzbudzeń i wyjść (opcjonalnie: Analiza układu sekwencyjnego, tzn. przejście od struktury do grafu lub tablicy przejść i wyjść). Realizacja techniczna układów sekwencyjnych.

Opis układów sekwencyjnych metodami grafowymi (sieciowymi). Przejście od sieci działań do grafu automatu Moore’a i Mealy’ego. Ogólne zasady rysowania schematów logicznych. Komputerowe projektowanie układów sekwencyjnych z zastosowaniem metod klasycznych (edytory diagramów blokowych) oraz języków opisu sprzętu (Verilog, ew. VHDL). Wprowadzenie do zagadnień związanych z programowalnymi układami FPGA. Modelowanie układów kombinacyjnych oraz sekwencyjnych z zastosowaniem edytorów diagramów blokowych lub języków opisu sprzętu pod kątem praktycznej implementacji systemu w programowalnych układach FPGA.

Metody kształcenia

- **wykład**: dyskusja, wykład konwencjonalny,
- **laboratorium**: ćwiczenia laboratoryjne.

Efekty uczenia się i metody weryfikacji osiągnięcia efektów uczenia się

Opis efektu	Symbolce efektów	Metody weryfikacji	Forma zajęć
-------------	------------------	--------------------	-------------

Opis efektu	Symbole efektów	Metody weryfikacji	Forma zajęć
Potrafi zamodelować prosty układ cyfrowy złożony z bramek oraz przerzutników oraz przeprowadzić jego symulację programową, a ta także ocenić jego poprawność funkcjonalną.	• K_U13 • K_U14	• bieżąca kontrola na zajęciach • sprawdzian	• Laboratorium
Potrafi przeprowadzić proces syntezy oraz analizy prostego systemu cyfrowego.	• K_U13 • K_U14 • K_U15	• bieżąca kontrola na zajęciach • sprawdzian	• Laboratorium
Ma podstawową wiedzę z zakresu techniki cyfrowej, zna sposoby analizy oraz syntezy układów cyfrowych, rozumie potrzebę stosowania podstawowych operacji logicznych (np. minimalizacja funkcji logicznych) w projektowaniu systemów cyfrowych.	• K_W14 • K_W18 • K_W19	• kolokwium	• Wykład

Warunki zaliczenia

Wykład: warunkiem zaliczenia jest uzyskanie pozytywnych ocen z kolokwiów pisemnych lub ustnych przeprowadzonych co najmniej raz w semestrze.

Laboratorium: warunkiem zaliczenia jest uzyskanie pozytywnych ocen ze wszystkich ćwiczeń, przewidzianych do realizacji w ramach programu laboratorium (bieżąca kontrola podczas zajęć, sprawdzian lub sprawozdanie).

Składowe oceny końcowej: wykład: 40% + laboratorium: 60%

Literatura podstawowa

1. Łuba T.: Synteza układów logicznych, Oficyna Wydawnicza PW, Warszawa, 2005.
2. Kania D.: Układy logiki programowalnej podstawy teoretyczne, PWN, Warszawa, 2012.
3. DeMichelli G.: Synteza i optymalizacja układów cyfrowych, WNT, Warszawa, 1998.

Literatura uzupełniająca

1. Ćwirko R., Rusek M., Marciniak W.: Układy scalone w pytaniach i odpowiedziach. WNT, Warszawa, 1987.
2. Skorupski A.: Podstawy techniki cyfrowej. WKiŁ, Warszawa, 2000.
3. Winkinson B.: Układy cyfrowe. WKiŁ, Warszawa, 2000.
4. Maxfield C.: The Design Warrior's Guide to FPGAs. Devices, Tools and Flows. Elsevier, Amsterdam, 2004.
5. Wiśniewski R.: Synthesis of compositional microprogram control units for programmable devices. University of Zielona Góra Press, Zielona Góra, 2009

Uwagi

Zmodyfikowane przez dr hab. inż. Remigiusz Wiśniewski, prof. UZ (ostatnia modyfikacja: 22-04-2017 19:04)

Wygenerowano automatycznie z systemu SylabUZ