SylabUZ
Nazwa przedmiotu | Języki modelowania systemów cyfrowych |
Kod przedmiotu | 06.0-WI-INFP-JMSC |
Wydział | Wydział Nauk Inżynieryjno-Technicznych |
Kierunek | Informatyka |
Profil | ogólnoakademicki |
Rodzaj studiów | pierwszego stopnia z tyt. inżyniera |
Semestr rozpoczęcia | semestr zimowy 2021/2022 |
Semestr | 5 |
Liczba punktów ECTS do zdobycia | 5 |
Typ przedmiotu | obowiązkowy |
Język nauczania | polski |
Sylabus opracował |
|
Forma zajęć | Liczba godzin w semestrze (stacjonarne) | Liczba godzin w tygodniu (stacjonarne) | Liczba godzin w semestrze (niestacjonarne) | Liczba godzin w tygodniu (niestacjonarne) | Forma zaliczenia |
Wykład | 30 | 2 | 18 | 1,2 | Zaliczenie na ocenę |
Laboratorium | 30 | 2 | 18 | 1,2 | Zaliczenie na ocenę |
Układy cyfrowe
Podstawy programowania
Architektura komputerów I i II
Wprowadzenie: Geneza i przeznaczenie języków opisu sprzętu (HDL). Wprowadzenie do modelowania systemów cyfrowych. Język VHDL. Ogólna organizacja jednostki projektowej. Różne poziomy abstrakcji opisu architektury jednostki projektowej. Podstawowe instrukcje równoległe (instrukcje przypisania wartości sygnałów, bloki, instrukcje równoległego wywoływania procedur i funkcji). Definiowanie procesów z listą czułości. Instrukcje sekwencyjne. Synchronizacja procesów. Architektura jednostki przedstawiona w postaci opisu zachowania (behawioralnego). Architektura jednostki w postaci opisu struktury. Konfiguracje. Pojęcia stałych, zmiennych i sygnałów. Procedury i funkcje. Sposoby modelowania opóźnienia. Atrybuty, atrybuty predefiniowane. Pakiety. Biblioteki. Omówienie typów złożonych (rekordy, pliki). Operacje tekstowe w języku VHDL. Tworzenie modeli testujących (testbench).
Język Verilog. Ogólna organizacja modułu układu. Poziomy abstrakcji opisu modułu. Podstawowe instrukcje równoległe (przypisania ciągłe i proceduralne, wywoływania zadań i funkcji). Konstrukcje always i initial. Instrukcje sekwencyjne. Moduły. Modele układów w postaci opisu struktury. Stałe, sieci i rejestry. Sposoby modelowania opóźnienia. Wykorzystanie logiki wielowartościowej (modelowanie wysokiej impedancji, tworzenie magistral trójstanowych). Modelowanie układów CMOS. Standardowe bramki i bufory. Układy UDP: kombinacyjne i sekwencyjne. Zadania i funkcje. Zadania i funkcje systemowe. Definiowanie własnych zadań i funkcji. Operacje tekstowe w języku Verilog. Wykorzystanie języków HDL do syntezy układów cyfrowych. Modelowanie automatów cyfrowych. Strategie projektowania systemów cyfrowych w języku VHDL. Dzielenie zasobów systemowych. Opóźnienia w symulacji i syntezie. Symulacja z uwzględnieniem rzeczywistych opóźnień (ang. backannotation). Modelowanie systemów sprzętowo-programowych.
Wykład: wykład konwencjonalny/tradycyjny
Laboratorium: ćwiczenia laboratoryjne z wykorzystaniem sprzętu komputerowego
Opis efektu | Symbole efektów | Metody weryfikacji | Forma zajęć |
Wykład - warunkiem zaliczenia jest uzyskanie pozytywnych ocen z kolokwiów pisemnych lub ustnych przeprowadzonych co najmniej raz w semestrze
Laboratorium - warunkiem zaliczenia jest uzyskanie pozytywnych ocen ze wszystkich ćwiczeń laboratoryjnych, przewidzianych do realizacji w ramach programu laboratorium, oraz testów sprawdzających wiedzę
Składowe oceny końcowej = wykład: 50% + laboratorium: 50%
Zmodyfikowane przez prof. dr hab. inż. Andrzej Obuchowicz (ostatnia modyfikacja: 20-04-2021 08:55)