1. SylabUZ
2. Faculty of Computer Science, Electrical Engineering and Automatics
3. winter term 2021/2022
4. Automatic Control and Robotics - First-cycle studies leading to Engineer's degree
5. Digital Process Control

Generate PDF for this page

Digital Process Control - course description

Aim of the course

• Zapoznanie studentów z zagadnieniami sterowania dyskretnego, w których algorytm sterowania zapisany jest w postaci modelu sekwencyjnego (FSM), współbieżnego (sieci Petriego) i hierarchicznego (maszyna stanów UML).
• Wykształcenie umiejętności modelowania układów sterowania i ich formalnej weryfikacji.

Prerequisites

Save changes

• Podstawy systemów dyskretnych
• Architektura systemów komputerowych

Scope

• Formalna specyfikacja procesów dyskretnych na poziomie behawioralnym: sieci działań, hierarchiczna mapa stanów (statechart, maszyna stanów UML), sieci Petriego.
• Modularna specyfikacja behawioralna programów sterowania logicznego z wykorzystaniem hierarchicznych sieci Petriego. Rola specyfikacji formalnej w programowaniu sterowników przemysłowych PLC.
• UML jako narzędzie specyfikacji systemów reaktywnych. Diagram maszyny stanów, czynności, przypadków użycia. Rola UML w dokumentowaniu i syntezie oprogramowania dla cyfrowych mikrosystemów wbudowanych.
• Weryfikacja formalna z zastosowaniem teorii sieci Petriego. 
• Architektura sterowników logicznych: mikrokontroler jako sterownik logiczny, mikrosystemy cyfrowe SoC. Przemysłowe sterowniki logiczne PLC. Wbudowany, rekonfigurowalny sterownik logiczny RLC.
• Programowa lub strukturalna realizacja sterowników logicznych: programowanie sterowników RLC na podstawie specyfikacji behawioralnej. Synteza strukturalna sterowników wbudowanych metodami formalnymi na podstawie specyfikacji behawioralnej. Rola języków opisu sprzętu (VHDL, Verilog) w syntezie systemowej.
• Specyfikacja i modelowanie algorytmów sterowania binarnego na poziomie systemowym z wykorzystaniem UML i sieci Petriego oraz profesjonalnego oprogramowania do komputerowego projektowania mikrosystemów cyfrowych.

Teaching methods

Wykład: wykład konwencjonalny.
Laboratorium: ćwiczenia laboratoryjne.

Learning outcomes and methods of theirs verification

Outcome description	Outcome symbols	Methods of verification	The class form

Assignment conditions

Wykład: warunkiem zaliczenia jest uzyskanie pozytywnej oceny z egzaminu przeprowadzonego w formie pisemnej.
Laboratorium: warunkiem zaliczenia jest uzyskanie pozytywnych ocen ze wszystkich ćwiczeń laboratoryjnych, przewidzianych do realizacji w ramach programu laboratorium.
Składowe oceny końcowej: wykład: 50% + laboratorium: 50%

Recommended reading

1. Dąbrowski W., Stasiak A., Wolski M., Modelowanie systemów informatycznych w języku UML 2.1, PWN, Warszawa, 2007.
2. Szpyrka M., Sieci Petriego w modelowaniu i analizie systemów współbieżnych. Inżynieria oprogramowania, WNT, Warszawa, 2016.
3. Adamski M., Karatkevich A., Węgrzyn M., Design of Embedded Control Systems, Springer (USA), New York, 2005.
4. Żurawski R.(Ed.), Embedded Systems Handbook, CRC, Boca Raton, 2006.
5. Booch G., Rumbaugh J., Jacobson I., UML. Przewodnik użytkownika, WNT, Warszawa, 2001.

Further reading

1. Reisig W., Petri Nets: An Introduction, Berlin, Germany:Springer-Verlag, 2012.
2. Yakovlev, Gomes L., L. Lavagno (Ed.), Hardware Design and Petri Nets, Kluwers Academic Publishers, Boston, 2000.
3. Riley M., Inteligentny dom. Automatyzacja mieszkania za pomocą platformy Arduino, systemu Android i zwykłego komputera, Helion, Gliwice, 2013.
4. Evans M., Noble J., Hochenbaum J., Arduino w akcji, Helion, Gliwice, 2014.
5. Bazydło G., Graphic specification of programs for reconfigurable logic controllers using Unified Modeling Language, University of Zielona Góra Press, Lecture Notes in Control and Computer Science, Zielona Góra, 2012.
6. Wiśniewski R., Prototyping of Concurrent Control Systems Implemented in FPGA Devices, Cham, Switzerland:Springer, 2017.

Notes

Modified by dr inż. Grzegorz Bazydło (last modification: 30-04-2021 14:28)