Computer Architecture I - course description

General information

Course name	Computer Architecture I
Course ID	11.3-WI-INFP-AK-I
Faculty	Faculty of Computer Science, Electrical Engineering and Automatics
Field of study	Computer Science / Industrial Information Systems
Education profile	academic
Level of studies	First-cycle studies leading to Engineer's degree
Beginning semester	winter term 2016/2017

Course information

Semester	1
ECTS credits to win	4
Course type	obligatory
Teaching language	polish
Author of syllabus	dr hab. inż. Andrzej Pieczyński, prof. UZ

Classes forms

The class form	Hours per semester (full-time)	Hours per week (full-time)	Hours per semester (part-time)	Hours per week (part-time)	Form of assignment
Laboratory	30	2	18	1,2	Credit with grade
Lecture	15	1	9	0,6	Credit with grade

Aim of the course

Nabycie umiejętności i kompetencji w zakresie:

budowy komputera,
zasad przesyłania, przechowywania i przetwarzania informacji w komputerze,
ogólnych zasad pracy komputera,
architektur równoległych komputerów.

Prerequisites

brak

Scope

Istota działania systemu komputerowego: Modele von Neumanna i Harvarda. Zasada współpracy procesora z pamięcią w procesie przetwarzania informacji. Operacje wejścia-wyjścia. Hierarchia pamięci, struktura adresowa. Systemy wieloprocesorowe. Klasyfikacja Flynna, maszyny SIMD, MISD, MIMD.

Model programowy procesora. Poziomy maszynowe i języki maszynowe, architektura listy rozkazów. Reprezentacja i typy danych. Kodowanie liczb całkowitych. Zmiennoprzecinkowe reprezentacje liczb. Standard IEEE 754. Działania na danych. Algorytmy dodawania, odejmowania, mnożenia i dzielenia. Tryby adresowania. Sterowanie przebiegiem programu. Warunki i rozgałęzienia.

Potokowe przetwarzanie rozkazów. Współpraca wielu jednostek wykonawczych. Prognoza i realizacja rozgałęzień. Modele przetwarzania informacji.

Sprzęg z otoczeniem. Magistrale (ISA, ESIA, LB, PCI, AGP). Urządzenia zewnętrzne - monitor, klawiatura, mysz, drukarka. Zasady działania i obsługi. Środowisko multimedialne.

Organizacja i hierarchia pamięci. Pamięć podręczna - organizacja i obsługa. Problem spójności pamięci podręcznej, Model MESI. Pamięci wtórne (masowe). Metody zapisu informacji na nośniku magnetycznym i optycznym. Sterowniki pamięci masowych.

Architektury RISC i ich charakterystyka. Programy współbieżne i maszyny równoległe. Mechanizmy przyśpieszające. Przetwarzanie potokowe (pipelining). Prognoza rozgałęzień. Przyśpieszanie realizacji rozgałęzień. Rozdzielona i wielopoziomowa pamięć podręczna (cache). Organizacja systemu pamięci. Architektura mikroprocesorów klasy CISC. Przegląd współczesnych architektur RISC.

Klasyfikacja architektur. Współbieżne wykonywanie programów w systemach wieloprocesorowych. Klasyfikacja maszyn równoległych. Techniki programowania systemów równoległych. Mechanizmy komunikacji i synchronizacji. Dekompozycja problemu dla potrzeb przetwarzania równoległego. Systemy rozproszone.

Teaching methods

wykład: wykład konwencjonalny/tradycyjny

laboratorium: ćwiczenia laboratoryjne.

Learning outcomes and methods of theirs verification

Outcome description	Outcome symbols	Methods of verification	The class form

Assignment conditions

Wykład - warunkiem zaliczenia jest uzyskanie pozytywnych ocen z kolokwiów pisemnych lub ustnych przeprowadzonych, co najmniej raz w semestrze.

Laboratorium - warunkiem zaliczenia jest uzyskanie pozytywnych ocen ze wszystkich ćwiczeń laboratoryjnych, przewidzianych do realizacji w ramach programu laboratorium.

Składowe oceny końcowej = wykład: 50% + laboratorium: 50%

Notes

Modified by dr hab. inż. Andrzej Pieczyński, prof. UZ (last modification: 19-09-2016 21:25)

Generate PDF for this page